Le signal de validation de sortie valide la commutation de sortie pour lancer l'opération de régulation normale de la tension de sortie.

Les fonctions de la logique d'activation (16) sont des fonctions 'Data input', 'Global enable input' et 'Output enable input'.

En outre, un contrôleur de validation de sortie est également contenu dans le circuit intégré.

Un signal d'activation de sortie est également généré sur la base du signal d'activation de synchronisation et d'un signal d'horloge à retard de phase du signal d'horloge externe.

Par exemple, il est possible de mesurer le temps d'accès à l'adresse ou le temps d'accès en validation de lecture.

Un signal de validation de sortie peut être acheminé depuis une sortie de l'organe intermédiaire (6) jusqu'à une entrée de validation de sortie (3) de l'élément de mémorisation (1).

La sortie doit être validée par le signal OE (Output Enable).

Ce contrôleur de validation de sortie couplé au second bloc fonctionnel agit de façon à invalider au moins une sortie du second bloc fonctionnel si une sortie correspondante du premier bloc fonctionnel est activée.

Un signal qui peut être sélectionné est un signal de validation de sortie d'une zone (ROE) qui conduit vers plusieurs macrocellules.

La logique de démarrage génère le signal de démarrage et génère un signal de validation de sortie en réaction au signal d'achèvement de démarrage.

L'invention concerne un module (20) CI, par exemple un module multipuce (MMP), qui comprend de multiples dés CI (12) ayant chacun un plot (30) de connexion de validation de mode essai, tel qu'un plot de validation de sortie.

Les grilles de régulation peuvent également être à trois états au moyen d'une combinaison logique (65, 66, 71, 72) des signaux de validation de la grille de régulation à retard avec des signaux de validation de sortie (SORTIE_EN, SORTIE_ENB).

Quand l'émulateur est adressé, la mémoire PROM est validée et la validation de sortie (O/E) de la mémoire DRAM respective (DRAM OE0 ou DRAM OE1) est inhibée.

Une troisième porte de passage (30) permet de connecter la ligne (32) qui porte la sortie (inversée) B de métaverrou à d'autres parties de circuit selon un signal d'activation de 2 bits appliqué au lignes de commande (34, 36), respectivement.

Les sorties de plusieurs circuits d'attaque du côté primaire sont validées par des signaux de validation de sortie avec une synchronisation différente pour chaque circuit d'attaque différent.