Un processeur de signal numérique et un circuit logique programmable (FGPA) permettent d'exécuter les étapes du procédé.
Plan d'architecture et d'interconnexion hiérarchique répartie pour matrices de portes programmables par l'utilisateur (FGPA).
Le multiplicateur par intersection (218) pour le signal L1 et le signal L2 et que le corrélateur de signal L2 (220), sont conçus dans un module de traitement de signal numérique (DSP) réalisé dans un module de circuit FGPA.
Spécialement développé pour cette application, le bus à grande vitesse de 25 Mbps à temps réel est basé sur la technique FGPA (Field Programmable Gate Array).
Pour la configuration du réseau de portes programmables, les données de configuration chiffrées sont déchiffrées par le circuit de sécurité (64) dudit réseau de portes, au moyen du code de sécurité mémorisé dans ce dernier.
L'invention concerne un appareil comprenant des dispositifs logiques programmables contenant un réseau de portes programmables de champ (FPGA).
Cette invention se rapporte à un réseau de portes programmables sur sites (FPGA), comportant plusieurs blocs logiques configurables (CLE).
Le système évalue des arbres d'analyse au moyen d'une puce (122) de réseau de portes programmables par l'utilisateur (FPGA).
La présente invention concerne un circuit FPGA (Field-Programmable Gate Array, réseau de portes programmables in situ) comprenant un circuit de conditionnement interne en quadrature.
une matrice prédiffusée programmable (Field Programmable Gate Array – FPGA)
une matrice prédiffusée programmable (Field Programmable Gate Array – FPGA)
L'agencement de grille est de préférence un agencement de grille programmable par champ (FPGA).
Un réseau de portes programmable par l'utilisateur (70) présente des caractéristiques de configuration de sécurité empêchant le contrôle des données de configuration pour le réseau de portes programmable par l'utilisateur.
Le circuit intégré prédiffusé programmable est configuré d'une manière telle que le circuit intégré prédiffusé programmable peut accéder à la mémoire volatile même après qu'une configuration a été effectuée.
La présente invention concerne des puces à réseau prédiffusé programmable par l'utilisateur (FPGA).
En outre, dès lors que chaque CLB comporte un réseau de portes non-programmables sur sites, chacun des circuits CLE peut être rapidement connecté à un réseau de portes non programmables sur sites.
La fonctionnalité multimédia spécifique d'application en relation avec l'automobile dans le réseau de ports programmables sur site peut être modifiée par logiciel et téléchargée jusqu'au réseau de ports programmables sur site.
Une interface de circuit assure les communications entre le prédiffusé programmable par l'utilisateur, le prédiffusé programmable par masque et les E/S du circuit intégré.
Réseau de portes programmable par l'utilisateur (FPGA) (10) servant à assortir l'organisation et le rendement de matrices de portes programmables par masquage.
Le réseau prédiffusé programmable permet la mise en oeuvre d'un test programmable intégré du SERDES aux vitesses de fonctionnement.
Les éléments logiques peuvent faire partie d'un réseau prédiffusé programmable par l'utilisateur.
Dans le mode de réalisation illustré, le processeur comprend un réseau prédiffusé programmable par l'utilisateur (FPGA).
Le processeur peut être un processeur basé sur une matrice de portes programmable par l'utilisateur (FPGA).
Un prédiffusé programmable (FPGA) est connecté au DSP maître.
Requêtes fréquentes anglais :1-200, -1k, -2k, -3k, -4k, -5k, -7k, -10k, -20k, -40k, -100k, -200k, -500k, -1000k,
Requêtes fréquentes français :1-200, -1k, -2k, -3k, -4k, -5k, -7k, -10k, -20k, -40k, -100k, -200k, -500k, -1000k,
Traduction Translation Traducción Übersetzung Tradução Traduzione Traducere Vertaling Tłumaczenie Mετάφραση Oversættelse Översättning Käännös Aistriúchán Traduzzjoni Prevajanje Vertimas Tõlge Preklad Fordítás Tulkojumi Превод Překlad Prijevod 翻訳 번역 翻译 Перевод