L'invention concerne des processeurs en série par bit qui multiplient rapidement des opérandes à bits multiples en utilisant sensiblement moins de cycles d'horloge que les applications en série par bit conventionnelles.
Les données sont sorties en série par bit sur une seule ligne (18).
Toutes les données-image sont transférées, enregistrées et traitées en série par bits.
Cette mémoire en série par bits (52) est connectée de manière opérationnelle à la mémoire en parallèle par bits (52) et prévue pour fonctionner comme une extension de cette dernière.
Pour parvenir à un tel prix tout en étant compact, le neuroprocesseur utilise, dans l'application de ses neurones, une combinaison de techniques en série par bit et en parallèle par bit.
Le signal bit-série (131) se conforme au protocole de connexion série haute technologie (SATA) ou au protocole d'interface pour petits systèmes informatiques à connexion série (SAS).
L'appareil peut avoir la structure d'un système à série par bit ou à mots parallèles.
Les valeurs des compteurs sont divisées par ce nombre connu de périodes de bits de ce signal (146) binaire reçu de façon à déterminer une période de bits de ce signal (146) sériel binaire reçu.
Bit-séries sont des architectures de bit-série qui envoient des données un peu à la fois en utilisant seulement un seul fil.
Bit-séries sont des architectures bits série qui envoient des données un peu à la fois avec un seul fil.
Cela permet de simplifier grandement la conception matérielle et de réduire au maximum les acheminements nécessaires entre des étages 'papillon' successifs.
Les 'papillons' peuvent être réalisés à partir d'additionneurs série (56) et de multiplicateurs série par bit.
La présente invention concerne des techniques et un appareil permettant de diviser rapidement des opérandes multibits au moyen de processeurs bit-sériel sans passer par les diverses opérations requises pour l'exécution de divisions classiques.
Une paire d'interfaces de série par bit sur chaque DSP est relié à un dispositif à bus vertical et boucle horizontale.
Le Rapport 1822 de BBN hôte / IMP interface matérielle a été série binaire et Asynchrone.
Transmission sérielle Dans ce type de transmission les bits sont transmis les uns après les autres sur une seule ligne...
Un PE en série par bit est réalisé avec une logique minimale de manière à assurer la plus grande densité possible des PE qui constituent le réseau.
Requêtes fréquentes anglais :1-200, -1k, -2k, -3k, -4k, -5k, -7k, -10k, -20k, -40k, -100k, -200k, -500k, -1000k,
Requêtes fréquentes français :1-200, -1k, -2k, -3k, -4k, -5k, -7k, -10k, -20k, -40k, -100k, -200k, -500k, -1000k,
Traduction Translation Traducción Übersetzung Tradução Traduzione Traducere Vertaling Tłumaczenie Mετάφραση Oversættelse Översättning Käännös Aistriúchán Traduzzjoni Prevajanje Vertimas Tõlge Preklad Fordítás Tulkojumi Превод Překlad Prijevod 翻訳 번역 翻译 Перевод