Dictionnaire français - anglais

électronique et électrotechnique - iate.europa.eu
Le circuit d'excitation (10) comprend un circuit NON-ET (L1) et des premier et deuxième inverseurs (L2, L3) reliés entre eux.

The excitation circuit (10) includes a NAND circuit (L1), and first and second inverters (L2, L3) which are dependently connected.

électronique et électrotechnique - wipo.int
circuit NON-ET
informatique et traitement des données - iate.europa.eu
informatique et traitement des données - iate.europa.eu
informatique et traitement des données - iate.europa.eu
informatique et traitement des données - iate.europa.eu
circuit NON-ET
informatique et traitement des données - iate.europa.eu
L'invention concerne une cellule de circuit intégré prédiffusé à grain très fin, qui comprend un dispositif logique à deux entrées et un circuit NON-ET en cascade muni d'une sortie isolée.

A very fine-grained gate array cell is provided that includes a two-input logic device and a cascade NAND gate with buffered output.

électronique et électrotechnique - wipo.int
circuit NON-ET
informatique et traitement des données - iate.europa.eu

Publications scientifiques

Development of low parasitic light sensitivity and low dark current 2.8 μm global shutter pixel... P-type implants and negative gate biasing are introduced to suppress dark current at the surface of the memory node....
général - core.ac.uk - PDF: doaj.org
Stable encapsulated organic tft with a spin-coated poly(4-vinylphenol-co-methylAbstract—The influences of encapsulation on the hysteresis and the gate-bias-stress effects (both positive and negative gate bias stresses) of pentacene organic thin-film transistors (OTFTs) with poly(4-vinylphenol) and poly(4-vinylphenol-co-methyl methacry-late) (PVP-PMMA) gate dielectrics...
général - core.ac.uk - PDF: ir.nctu.edu.tw:443
Determination of the contribution of defect creation and charge trapping to the degradation of a-si:h/sin tfts at room temperature and low voltages... The work refers to the degradation at room temperature and low positive and negative gate voltage stresses....
général - core.ac.uk - PDF: www.loc.gov
Charge-to-breakdown and trap generation process in thin oxides... The difference in positive and negative gate bias chargeto-breakdown data is attributed to the formation of the structural transition layer at the Si/SiO 2 interface....
général - core.ac.uk - PDF: citeseerx.ist.psu.edu
Instability behavior of oxide-based top-gate tfts under electrical and optical stress test... For electrical stress, transfer curve shifts to the right and left for positive and negative gate stress voltages, respectively, while sub-threshold slope (SS) barely changed for both cases....
général - core.ac.uk - PDF: ecst.ecsdl.org

Synonymes et termes associés français

Exemples français - anglais

informatique et traitement des données / économie - iate.europa.eu
économie / pouvoir exécutif et administration publique / électronique et électrotechnique / communication / industries nucléaire et électrique / analyse économique / informatique et traitement des données - iate.europa.eu
économie - iate.europa.eu
[...]

Traductions en contexte français - anglais

Une grille du transistor PMOS de charge est contrôlée par une sortie d'un circuit NON-ET (106).

A gate of the load PMOS transistor is controlled by an output of a not- AND (NAND) circuit (106).

informatique et traitement des données - wipo.int


1 milliard de traductions classées par domaine d'activité en 28 langues