L'étage asservi est de préférence une source suiveuse.
Le drain du second transistor de polarisation à source suiveuse est couplé à la grille du transistor à source suiveuse.
Une troisième source de courant est couplée au drain du second transistor de polarisation à source suiveuse.
Cette durée dépend des caractéristiques physiques du transistor à source suiveuse.
Le circuit logique selon la présente invention inclut un circuit à source suiveuse et un circuit logique dont une partie d'entrée est connectée à une partie de sortie du circuit à source suiveuse, tous les transistors étant des transistors unipolaires.
Le second étage suiveur source décale le niveau du signal par rapport au premier étage suiveur à la hausse.
L'invention concerne un amplificateur suiveur de source capable de maintenir la tension seuil d'un transistor suiveur de source à un niveau constant indépendamment du niveau de tension d'entrée.
La présente invention concerne un étage tampon et suiveur de tension qui comprend un sortie simple, un suiveur de source, et une boucle de rétroaction de courant.
Un transistor suiveur de source (ISF) est couplé à la FD et à l'alimentation électrique, le suiveur de source étant utilisable pour recevoir un signal électrique de la FD.
Le circuit à source asservie comprend une source de courant et un transistor PMOS utilisé en tant que composant d'entrée.
Le premier demi-circuit comprend en outre un interrupteur de sélecteur de rangée couplé au transistor à source chargée pour activer sélectivement ledit transistor de source chargée en vue de recevoir le signal d'entrée.
Le transistor à couche mince d'amplification (8) forme un circuit à suiveur de source.
Ces transistors (T3, T4) constituent un circuit de poursuite de source.
La mémoire tampon peut comprendre deux étages suiveurs source couplés l'un à l'autre.
L'invention concerne un circuit à semi-conducteurs permettant d'obtenir un suiveur de source dont le gain de tension est égal à un, une diminution du temps nécessaire pour que le suiveur de source atteigne sa tension de sortie totale.
Le premier étage suiveur source décale le niveau du signal reçu à la baisse.
Le premier et le second étage suiveurs source sont mis en œuvre en utilisant une technologie NMOS et PMOS.
La présente invention appartient au domaine technique des circuits à source asservie, et fournit un circuit à source asservie basé sur un transistor PMOS.
L'unité de suivi de source (20) possède des premier et second transistors NMOS (22, 24).
La boucle de rétroaction de courant est couplée au suiveur de source et à la sortie simple.
Requêtes fréquentes anglais :1-200, -1k, -2k, -3k, -4k, -5k, -7k, -10k, -20k, -40k, -100k, -200k, -500k, -1000k,
Requêtes fréquentes français :1-200, -1k, -2k, -3k, -4k, -5k, -7k, -10k, -20k, -40k, -100k, -200k, -500k, -1000k,
Traduction Translation Traducción Übersetzung Tradução Traduzione Traducere Vertaling Tłumaczenie Mετάφραση Oversættelse Översättning Käännös Aistriúchán Traduzzjoni Prevajanje Vertimas Tõlge Preklad Fordítás Tulkojumi Превод Překlad Prijevod 翻訳 번역 翻译 Перевод