Publications scientifiques

Table of contents / table of diagrams10 Twenty-four (24)

second clock

......................................................................................................14
...
général - core.ac.uk - PDF: www.maba.com.my
Fully integrated cmos phase-locked loop with 30mhz to 2ghz locking range and +-35ps jitter... The PLL is intended for use in multi-gigabit-per-second clock recovery circuits in fiber-optic communication chip....
général - core.ac.uk - PDF: repository.upenn.edu
Clockwise collision analysis – overlooked side-channel leakage inside your measurements... The clockwise collision utilizes the fact that little computation is required in the second clock cycle when the inputs for two consecutive clock cycles are the same....
général - core.ac.uk - PDF: citeseerx.ist.psu.edu

Exemples anglais - français

communication / informatique et traitement des données - acta.es
industrie / politique et structures industrielles - iate.europa.eu
transport terrestre / informatique et traitement des données / transports - iate.europa.eu
[...]
industrie mécanique - lexique.mecaniqueindustrielle.com
vie politique / sciences humaines - iate.europa.eu
vie politique / sciences humaines - iate.europa.eu
[...]

Traductions en contexte anglais - français

Second clock

signals from a second clock are inputted into the second processing part.

Des deuxièmes signaux d’horloge sont appliqués à l’entrée de la deuxième partie de traitement.

production - wipo.int
Active state operations of the second clock are initiated to generate a second clock signal at a second clock rate greater than the first clock rate responsive to the clock enable signal.

Les opérations d'état d'inactivité de la seconde horloge sont lancées de façon à générer un signal de la seconde horloge à une vitesse de la seconde horloge supérieure à celle de la première horloge en réaction au signal de validation d'horloge.

informatique et traitement des données - wipo.int
The second clock generator generates a second clock signal used for write operations.

Le deuxième générateur de signaux d'horloge génère un deuxième signal d'horloge utilisé pour des opérations d'écriture.

informatique et traitement des données - wipo.int
The first clock source may be on a first clock board, and the second clock source may be on a second clock board.

La première source d'horloge peut être sur une première carte d'horloge, et la seconde source d'horloge peut être sur une deuxième carte d'horloge.

informatique et traitement des données - wipo.int
The clock multiplexer receives a second clock input and determines a low phase input level in the second clock input signal.

Le multiplexeur d'horloge reçoit une seconde entrée d'horloge et détermine un faible niveau d'entrée de phase dans le second signal d'entrée d'horloge.

électronique et électrotechnique - wipo.int
A stream of data is transferred from a first clock domain with a first clock signal to a second clock domain with a second clock signal.

Un train de données est transféré d'un premier domaine d'horloge avec un premier signal d'horloge, à un second domaine d'horloge avec un second signal d'horloge.

informatique et traitement des données - wipo.int
The buffered data is output using a second clock signal associated with a second clock domain.

Des données tamponnées sont délivrées en sortie au moyen d'un second signal d'horloge associé à un second domaine d'horloge.

électronique et électrotechnique - wipo.int
The transmitter operates according to a first clock having a first clock rate, and the receiver operates according to a second clock having a second clock rate.

L'émetteur fonctionne selon une première horloge dotée d'une fréquence d'horloge, et le récepteur fonctionne selon une seconde horloge dotée d'une seconde fréquence d'horloge.

informatique et traitement des données - wipo.int
The second clock signal is inputted with a third clock signal, which is the second clock signal delayed by chip I/O, and the first clock signal.

Le deuxième signal d'horloge est entré avec un troisième signal d'horloge, qui correspond au deuxième signal d'horloge retardé par la puce E/S, et le premier signal d'horloge.

informatique et traitement des données - wipo.int
The second clock signal path (111) comprises a clock processing means (113) for changing a phase of the common clock signal to provide the second clock signal.

Le second trajet de signal d'horloge (111) comprend des moyens de traitement d'horloge (113) servant à changer une phase du signal d'horloge commun afin fournir le second signal d'horloge.

informatique et traitement des données - wipo.int
The module is configured to generate a second clock signal having a second frequency and configured to swallow one or more clock cycles of the first clock signal in generating the second clock signal.

Le module est configuré pour produire un second signal d'horloge ayant une seconde fréquence et configuré pour un ou plusieurs cycles d'horloge du premier signal d'horloge en produisant le second signal d'horloge.

électronique et électrotechnique - wipo.int
A clock circuit (1 ) which may include a first clock input (10) for receiving a first clock signal (CLCK1 ) and a second clock input (11 ) for receiving a second clock signal (CLCK2).

L'invention concerne un circuit d'horloge (1) susceptible d'inclure une première entrée d'horloge (10), destinée à recevoir un premier signal d'horloge (CLCK1) et une seconde entrée d'horloge (11), destinée à recevoir un second signal d'horloge (CLCK2).

industrie mécanique - wipo.int
The second clock signal is generated by a clock signal generator driven in such a way that the second clock signal has substantially the same clock frequency as the first clock signal.

Le second signal est émis par un générateur de signaux d'horloge commandé de telle manière que le second signal ait sensiblement la même fréquence d'horloge que le premier signal.

électronique et électrotechnique - wipo.int
The first clock domain (4) has a first clock (ck_fast) with a frequency greater than the frequency of a second clock (ck_slow) in the second clock domain (8).

Le premier domaine d'horloge (4) présente une première horloge (ck_fast) ayant une fréquence supérieure à la fréquence d'une seconde horloge (ck_slow) dans le second domaine d'horloge (8).

informatique et traitement des données - wipo.int
The PLL means generates the first clock and the second clock.

Les moyens PLL produisent la première et la seconde horloge.

informatique et traitement des données - wipo.int


1 milliard de traductions classées par domaine d'activité en 28 langues