Des deuxièmes signaux d’horloge sont appliqués à l’entrée de la deuxième partie de traitement.
Les opérations d'état d'inactivité de la seconde horloge sont lancées de façon à générer un signal de la seconde horloge à une vitesse de la seconde horloge supérieure à celle de la première horloge en réaction au signal de validation d'horloge.
Le deuxième générateur de signaux d'horloge génère un deuxième signal d'horloge utilisé pour des opérations d'écriture.
La première source d'horloge peut être sur une première carte d'horloge, et la seconde source d'horloge peut être sur une deuxième carte d'horloge.
Le multiplexeur d'horloge reçoit une seconde entrée d'horloge et détermine un faible niveau d'entrée de phase dans le second signal d'entrée d'horloge.
Un train de données est transféré d'un premier domaine d'horloge avec un premier signal d'horloge, à un second domaine d'horloge avec un second signal d'horloge.
Des données tamponnées sont délivrées en sortie au moyen d'un second signal d'horloge associé à un second domaine d'horloge.
L'émetteur fonctionne selon une première horloge dotée d'une fréquence d'horloge, et le récepteur fonctionne selon une seconde horloge dotée d'une seconde fréquence d'horloge.
Le deuxième signal d'horloge est entré avec un troisième signal d'horloge, qui correspond au deuxième signal d'horloge retardé par la puce E/S, et le premier signal d'horloge.
Le second trajet de signal d'horloge (111) comprend des moyens de traitement d'horloge (113) servant à changer une phase du signal d'horloge commun afin fournir le second signal d'horloge.
Le module est configuré pour produire un second signal d'horloge ayant une seconde fréquence et configuré pour un ou plusieurs cycles d'horloge du premier signal d'horloge en produisant le second signal d'horloge.
L'invention concerne un circuit d'horloge (1) susceptible d'inclure une première entrée d'horloge (10), destinée à recevoir un premier signal d'horloge (CLCK1) et une seconde entrée d'horloge (11), destinée à recevoir un second signal d'horloge (CLCK2).
Le second signal est émis par un générateur de signaux d'horloge commandé de telle manière que le second signal ait sensiblement la même fréquence d'horloge que le premier signal.
Le premier domaine d'horloge (4) présente une première horloge (ck_fast) ayant une fréquence supérieure à la fréquence d'une seconde horloge (ck_slow) dans le second domaine d'horloge (8).
Les moyens PLL produisent la première et la seconde horloge.
Requêtes fréquentes anglais :1-200, -1k, -2k, -3k, -4k, -5k, -7k, -10k, -20k, -40k, -100k, -200k, -500k, -1000k,
Requêtes fréquentes français :1-200, -1k, -2k, -3k, -4k, -5k, -7k, -10k, -20k, -40k, -100k, -200k, -500k, -1000k,
Traduction Translation Traducción Übersetzung Tradução Traduzione Traducere Vertaling Tłumaczenie Mετάφραση Oversættelse Översättning Käännös Aistriúchán Traduzzjoni Prevajanje Vertimas Tõlge Preklad Fordítás Tulkojumi Превод Překlad Prijevod 翻訳 번역 翻译 Перевод