détection synchrone avec boucle de verrouillage de phase
L'invention concerne un détecteur de phase (90) pour une boucle de verrouillage de phase.
La boucle de verrouillage de phase est régulée par les erreurs de phase et de fréquence ainsi obtenues.
Une boucle de verrouillage de phase numérique, couplée au récepteur de signaux radio, génère un signal d'erreur de phase pour chaque signal de balise.
Un mode de réalisation particulier porte sur un mécanisme de récupération d'horloge comprenant une boucle de verrouillage de phase (PLL) à fonction de compensation PDV incorporée.
La phase d'une deuxième boucle d'asservissement de phase est asservie au signal reçu (MNCK) avec une tension de commande de la deuxième boucle (VR4).
Circuit de boucle d'asservissement de phase numérique (10) à fréquences multiples, utilisant un seul circuit (12) pour effectuer des réglages aussi bien de phase que de fréquence.
Circuit à boucle d'asservissement de phase numérique pour des circuits de télécommunications recevant des codes bipolaires (1).
En outre, la deuxième boucle d'asservissement de phase (142) est également asservie en fréquence au signal de référence du système (TCK) par la tension de commande de la première boucle (X4).
Le circuit comprend également un circuit à boucle d'asservissement de phase (PLL) conçu pour recevoir un signal de référence d'intervalle présentant une fréquence FI sensiblement égale à 1/TI.
Le circuit à boucle à verrouillage de phase synchronisée fournit une synchronisation de phase de sortie de boucle à verrouillage de phase prévisible avec une horloge d'entrée.
L'invention concerne une boucle à verrouillage de phase (PLL) à largeur de bande de boucle programmable.
L'invention concerne une boucle à verrouillage de phase (PLL) (101a).
La présente invention concerne un oscillateur local qui comprend une boucle à verrouillage de phase.
La présente invention a trait à un discriminateur de phase et à un circuit en boucle à verrouillage de phase.
La présente invention concerne une boucle à asservissement de phase utilisant une pluralité de complexes oscillateurs.
La boucle à asservissement de phase comporte une sortie d'horloge et une pluralité de complexes oscillateurs servant à générer des signaux de sortie.
Le lecteur de capteur sans fil reçoit le signal de sonnerie et transmet le signal à une boucle à asservissement de phase.
La boucle à asservissement de phase comporte également une logique de commande qui est configurée pour le couplage sélectif d'un signal de sortie d'un parmi la pluralité de complexes oscillateurs avec l'horloge de sortie.
Synthétiseur de fréquence permettant de générer un signal d'oscillateur (x, y) de la fréquence souhaitée, qui comprend une première boucle à phase asservie (1) et une seconde boucle à phase asservie (2), connectée en cascade avec la première (1).
Elle peut comporter une boucle temporisée numérique (TLL) associée à une boucle à phase asservie analogique (PLL).
L'invention concerne un procédé de commande d'une boucle à phase asservie en situation d'asservissement, ainsi qu'une boucle à phase asservie.
L'invention concerne un discriminateur de phase destiné à être utilisé dans une boucle à phase asservie.
La boucle verrouillée en phase comprend un discriminateur de phase, un filtre de boucle et de multiples oscillateurs commandés en tension.
En règle générale, on utilise cette boucle à phase asservie pour synchroniser un signal de sortie de ladite boucle avec un signal d'entrée de référence.
L'invention concerne un système de boucle verrouillée en phase et son procédé.
La boucle à phase asservie à largeur de bande réglable inclut un filtre à boucle variable (120, 135 et 140) monté entre la boucle à phase asservie et l'oscillateur commandé en tension, et dont la fonction est de filtrer le signal d'erreur.
L'invention concerne des structures en boucle à verrouillage de phase facilitant l'amélioration de stabilité des signaux produits en boucle.
Entre la sortie du premier circuit régulateur de phase (PLL1) et l'entrée du deuxième circuit régulateur de phase (PLL2) est connecté un bloc de temporisation (DB1).
La sortie inverseuse est couplée à une première boucle (712) à phase asservie, et la sortie non inverseuse est couplée à une seconde boucle (714) à phase asservie.
Le dispositif comprend un détecteur de seuil, une boucle à verrouillage de phase couplée au détecteur de franchissement de seuil et un circuit de sortie couplé à la boucle à verrouillage de phase.
Le fait de réduire la constante de temps du filtre à boucle lorsque la fréquence de sortie est changée permet de verrouilller en phase la boucle à verrouillage de phase à vitesse élevée.
La présente invention concerne une boucle à verrouillage de phase.
Un filtre à boucle incorpore une sortie du détecteur de phase et assure une servo égalisation de la boucle à verrouillage de phase.
Requêtes fréquentes anglais :1-200, -1k, -2k, -3k, -4k, -5k, -7k, -10k, -20k, -40k, -100k, -200k, -500k, -1000k,
Requêtes fréquentes français :1-200, -1k, -2k, -3k, -4k, -5k, -7k, -10k, -20k, -40k, -100k, -200k, -500k, -1000k,
Traduction Translation Traducción Übersetzung Tradução Traduzione Traducere Vertaling Tłumaczenie Mετάφραση Oversættelse Översättning Käännös Aistriúchán Traduzzjoni Prevajanje Vertimas Tõlge Preklad Fordítás Tulkojumi Превод Překlad Prijevod 翻訳 번역 翻译 Перевод